02 / TIA LITERATURE

A 1kHz-to-62MHz 2.06zFrms Resolution Lock-in Amplifier with SAR-assisted Parasitic and Baseline Capacitance Compensation

TIA电容传感Lock-in AmplifierA-SSCC2024

PAPER PDF / 原论文在新窗口打开 ->

若 PDF 预览未显示，可使用上方链接打开原文。

作者: Minge Jiang, Shen Ye, Tianxiang Qu, Tian Dong, Qinjing Pan, Zhiliang Hong, Jiawei Xu

单位: 复旦大学

DOI: 10.1109/A-SSCC60305.2024.10849222

📖 点击查看本文名词解释（入门指南）

核心参考量

维度	数值/信息
工艺节点	0.18μm CMOS
芯片面积	0.84 mm² (有源面积)
供电电压	1.8V
功耗	5.3 mW
锁相频率范围	1kHz – 62MHz
电容分辨率	2.06 zF_rms（Cp≈1pF时），最高 7.86 zF_rms（不同外部电容下）
最大输入DC电流容限	122 nA
R_DC范围	6MΩ – 1.2GΩ（通过可调PR实现）
锁相激励电压	最高 40 Vpp（基线补偿后，75倍提升）
9-bit CDAC LSB	5 fF（MOM电容阵列）

架构创新点

Fig. 2 自动校准负电容电路 — Fig. 2 · 自动校准负电容支路：SAR 逐步逼近寄生电容，并由振荡检测器判断过补偿。

1. 自动校准负电容 (Negative Capacitor, NC)

消除寄生电容 Cp
带宽扩展最大 3.85×
噪声降低最大 1.85×
9-bit SAR 逻辑自动完成校准
振荡检测器判断过补偿（可配置阈值±30mV～±450mV）

Fig. 3 自动基线电容补偿电路 — Fig. 3 · 基线电容补偿：9-bit CDAC 与反相激励共同抵消传感器的静态电容分量。

2. 自动基线电容补偿

9-bit CDAC 由 SAR 逻辑驱动
等效基线电容限制在 <5 fF
防止 TIA 饱和
反相激励信号驱动 CDAC 实现负电容效果

Fig. 4 多单元可调伪电阻电路 — Fig. 4 · 16 单元可调伪电阻及共享栅偏置，用于设定 C-TIA 的直流反馈。

3. 多单元可调伪电阻 (Tunable PR)

16 个 PR 单元并联
共享 8-bit IDAC 栅偏置电路
抑制散粒噪声、增强线性度

Fig. 1 Lock-in 放大器总体架构与电流衰减器 — Fig. 1 · 系统信号链与 150× 电流衰减支路，可对照低频反馈路径的位置。

4. 150× 电流衰减器 + 电阻缩放

实现 sub-kHz 低频角
保证锁相频率处的低增益误差

与 SOTA 对比 (Fig.6)

指标	This Work	SSCL'20 [7]	ISSCC'16 [9]	ISSCC'14 [2]	ISSCC'10 [10]	ISSCC'09 [1]
工艺 (nm)	180	BCD 180	350	350	350	350
电容分辨率 (zF_rms)	2.06	95*	65	300	6.4a***	1a
频率范围	1kHz–62MHz	35kHz–10MHz	DC–2MHz	1kHz–150MHz	DC–50MHz	100Hz–2MHz
最大输入DC电流 (nA)	122	4	/	60	/	10
功耗 (mW)	5.3	9**	2.63**	135	0.85**	60
寄生校准	Yes (auto)	No	No	No	No	No
基线校准	Yes (auto)	Yes (manual)	Yes (auto)	No	No	No

*Calculated from given parameters, **Single channel, ***Estimated from given parameters

电路与公式推导

C-TIA 的信号来自电容比

传感电容将锁相激励转换为电流 \(i_s=sC_sV_{AC}\)。在 TIA 虚地成立、反馈电容为 \(C_f\) 时：

\[v_o=-\frac{i_s}{sC_f}=-\frac{C_s}{C_f}V_{AC}\]

因此本文测量的是 \(C_s/C_f\)，不是单纯依赖反馈电阻的跨阻。寄生校准支路产生等效负电容，令：

\[C_{p,eff}=C_p-C_{p,cal},\qquad f_p\approx\frac{1}{2\pi R_{DC}(C_f+C_{p,eff})}\]

SAR 调节 \(C_{p,cal}\) 接近 \(C_p\)，因而降低虚地节点的有效电容、提高带宽并减少由输入电压噪声经电容耦合形成的噪声。多单元伪电阻则在弱反型区利用 \(r\approx1/g_m\approx nU_T/I_{bias}\) 取得很大的 \(R_{DC}\)，仅负责 DC 偏置而不过度加载锁相信号。

原文

原文保存在私人 Obsidian 中，未公开上传。