02 / TIA LITERATURE
CMOS transimpedance amplifier for biosensor signal acquisition
若 PDF 预览未显示，可使用上方链接打开原文。
作者与单位: 见论文原文首页（下方已附前三页原图）
会议: IEEE ISCAS 2014
DOI: https://doi.org/10.1109/ISCAS.2014.6865056
原文: paper.pdf
核心参考量
| 维度 | 信息 |
|---|---|
| 应用场景 | biosensor / sub-nA current acquisition |
| 是否实测 | 是 |
| 工艺节点 | 350 |
| 前端架构 | 低频高跨阻 TIA：active feedback 等效大电阻 + LF suppression loop |
| 关键性能条件 | 650 Hz 高频截止；实测 |
| 可参考程度 | 中 |
设计挑战
- 应用约束：biosensor / sub-nA current acquisition。
- 核心电路矛盾：传统高跨阻需要超大物理电阻，面积和可实现性差。本文用active feedback合成等效大电阻，并配低频抑制环实现sub-nA读出；代价是速度有限。
- 指标与实现约束：650 Hz 高频截止；实测。这些数值必须同时结合输入电容、输出负载、供电与验证频率判断，不能只比较单个峰值指标。
架构创新点
1. 前端拓扑
低频高跨阻 TIA：active feedback 等效大电阻 + LF suppression loop。该拓扑决定输入阻抗、反馈环路和主要噪声源，也是判断能否迁移到阵列读出的第一层依据。
2. 关键机制
GΩ 级跨阻和低噪声小电流读出
3. 与传统方案的差异
传统高跨阻需要超大物理电阻，面积和可实现性差。本文用active feedback合成等效大电阻，并配低频抑制环实现sub-nA读出；代价是速度有限。
性能与证据
| 项目 | 判断 |
|---|---|
| 工艺 | 350 |
| 验证方式 | 是 |
| 关键性能 | 650 Hz 高频截止；实测 |
| 证据等级 | 芯片实测，证据等级较高 |
| 参考程度 | 中 |
原文摘要证据：CMOS Transimpedance Amplifier for Biosensor Signal Acquisition Mark M. R. Ibrahim and Peter M. Levine Department of Electrical and Computer Engineering University of Waterloo, Waterloo, Ontario, CANADA N2L 3G1 Email: {m5ibrahi, pmlevine}@uwaterloo.ca Abstract— We present a 1-GΩ CMOS transimpedance am- 1-kHz range. Unlike [9], our TIA is amenable to CMOS plifier (TIA) suitable for processing sub-nA-level currents in integration because we integrate a two-stage op-amp-based electrochemical biosensor signal-acquisition circuits. Use of a two- transconductor [10] to achieve 1-GΩ transimpedance. Use of a stage active transconductor provides resistive feedback in place of a single large-area linear resistor. We engineer the TIA feedback single linear resistor to achieve such high gain would consume loop to suppress output offset caused by dc input leakage currents excessive chip area. In addition, while [8] and [9] are effective of ±0.9 nA...
与 SOTA 对比
- 比较重点：优先比较相同输入电容、相同带宽定义和相同输出负载下的增益、噪声、线性度与功耗。
- 本文优势：GΩ 级跨阻和低噪声小电流读出
- 主要限制：优势：实测、高跨阻、低噪声；短板：低速、大面积、高功耗
- 口径提醒：会议论文中仿真值、后仿值和芯片实测值不可直接混排；未在正文报告的指标不作推算排名。
NS-RAM / CIM 适配判断
适合极弱漏电/静态保持电流表征；不适合作为高速列并行读出的主架构，可作为低频校准通道参考。
迁移到 NS-RAM 时仍需重新确定列线电容、最小/最大读电流、允许建立时间、输出摆幅和 ADC 满量程，并据此重算反馈元件与环路稳定性。
核心优势与局限
核心优势：GΩ 级跨阻和低噪声小电流读出
主要局限：优势：实测、高跨阻、低噪声；短板：低速、大面积、高功耗
结论：该文适合作为“低频高跨阻 TIA：active feedback 等效大电阻 + LF suppression loop”路线的参考，但不能脱离其原始应用和负载条件直接套用指标。
论文原图
