02 / TIA LITERATURE
Modeling and Validation of Offset Cancellation for Hybrid Photonic-Electronic Transimpedance Amplifier Using All-Electronic Circuits
若 PDF 预览未显示，可使用上方链接打开原文。
作者与单位: 见论文原文首页（下方已附前三页原图）
会议: IEEE ISCAS 2024
DOI: https://doi.org/10.1109/iscas58744.2024.10557965
原文: paper.pdf
核心参考量
| 维度 | 信息 |
|---|---|
| 应用场景 | Hybrid photonic-electronic TIA offset cancellation |
| 是否实测 | Silicon/electronic validation |
| 工艺节点 | 180 |
| 前端架构 | Hybrid TIA offset-cancellation loop |
| 关键性能条件 | 闭环offset校准稳定性 |
| 可参考程度 | 补充 |
设计挑战
- 应用约束：Hybrid photonic-electronic TIA offset cancellation。
- 核心电路矛盾：传统TIA常将offset视为后级问题。本文把offset cancellation作为混合光电TIA的闭环对象，并用全电子等效模型验证稳定性；核心改动是校准建模与环路验证方法。
- 指标与实现约束：闭环offset校准稳定性。这些数值必须同时结合输入电容、输出负载、供电与验证频率判断，不能只比较单个峰值指标。
架构创新点
1. 前端拓扑
Hybrid TIA offset-cancellation loop。该拓扑决定输入阻抗、反馈环路和主要噪声源，也是判断能否迁移到阵列读出的第一层依据。
2. 关键机制
用全电子模型验证光电混合TIA offset cancellation
3. 与传统方案的差异
传统TIA常将offset视为后级问题。本文把offset cancellation作为混合光电TIA的闭环对象，并用全电子等效模型验证稳定性；核心改动是校准建模与环路验证方法。
性能与证据
| 项目 | 判断 |
|---|---|
| 工艺 | 180 |
| 验证方式 | Silicon/electronic validation |
| 关键性能 | 闭环offset校准稳定性 |
| 证据等级 | 验证方式需继续核实 |
| 参考程度 | 补充 |
原文摘要证据：Hybrid photonic-electronic circuits involving cross- to offer the ability to understand, quantify, and troubleshoot domain feedback signals are difficult to validate and troubleshoot. the circuit. This is especially relevant in hybrid, closed-loop This paper describes an approach to model and validate an systems where the forward and feedback signals cross both offset-cancellation loop for a hybrid transimpedance amplifier (TIA) using all-electronic circuits. An equivalent electrical model the optical and electronic domains. is developed for the tunable interferometer attenuators used for Several recent publications have utilized integrated optics offset trimming, and it includes test features to extract the system and photonics, with varying approaches to testing and valida- performance. The stability analysis of the system shows 75◦ of tion. The work in [10] consists of a custom transimpedance phase margin and 102 dB of gain margin...
与 SOTA 对比
- 比较重点：优先比较相同输入电容、相同带宽定义和相同输出负载下的增益、噪声、线性度与功耗。
- 本文优势：用全电子模型验证光电混合TIA offset cancellation
- 主要限制：不是读出性能标杆，主要讲校准方法
- 口径提醒：会议论文中仿真值、后仿值和芯片实测值不可直接混排；未在正文报告的指标不作推算排名。
NS-RAM / CIM 适配判断
适合建立NS-RAM前端offset/基线校准模型和验证流程；不应作为跨阻、噪声或带宽性能标杆。
迁移到 NS-RAM 时仍需重新确定列线电容、最小/最大读电流、允许建立时间、输出摆幅和 ADC 满量程，并据此重算反馈元件与环路稳定性。
核心优势与局限
核心优势：用全电子模型验证光电混合TIA offset cancellation
主要局限：不是读出性能标杆，主要讲校准方法
结论：该文适合作为“Hybrid TIA offset-cancellation loop”路线的参考，但不能脱离其原始应用和负载条件直接套用指标。
论文原图
