02 / TIA LITERATURE

A Low-Power Multimode Eight-Channel AFE for dToF LiDAR

TIAISCAS2024组员文献

若 PDF 预览未显示，可使用上方链接打开原文。

作者与单位: 见论文原文首页

会议: IEEE ISCAS 2024
DOI: https://doi.org/10.1109/iscas58744.2024.10557862

📖 点击查看本文名词解释（入门指南）

核心参考量

维度	信息
应用场景	dToF LiDAR多通道光接收AFE
是否实测	Simulation only
工艺节点	180
前端架构	8-channel reconfigurable shunt-feedback TIA；高/低增益；awake/sleep
关键性能条件	多通道、双极性输入、可选通道省功耗
可参考程度	补充

设计挑战

应用约束：dToF LiDAR多通道光接收AFE。
核心电路矛盾：固定Rf的传统TIA难兼顾远/近距离或多通道功耗。本文采用可重构并联反馈TIA和sleep/awake模式，在增益、极性和功耗之间切换；核心是多通道模式管理。
指标与实现约束：多通道、双极性输入、可选通道省功耗。这些数值必须同时结合输入电容、输出负载、供电与验证频率判断，不能只比较单个峰值指标。

架构创新点

1. 前端拓扑：三级反相器加分流反馈

每个通道是一只可重构分流反馈 TIA。前向路径由三级自偏置 CMOS 反相器构成：

Iin_TIA -> Av1 -> Av2 -> Av3 -> Vout_TIA
   ^                                  |
   +-------- RF1 / RF2 / CF ----------+

三级一共反相三次，因此前向放大器整体反相；输出经反馈阻抗回到输入后形成负反馈。高环路增益下，输入节点相对静态点的摆动很小，而输出承担主要电压变化。该结构既是电流-电压转换器，也是压低输入阻抗、减轻 PD 寄生电容影响的手段。

2. 两套互相独立的重构机制

红色开关控制高/低增益；橙色开关控制 Awake/Sleep。低增益不是 Sleep，高增益也不是 Awake 的同义词，二者可独立组合。

机制	开关	高/工作状态	低/休眠状态	目的
增益重构	S1、S24、S25	高增益：断开	低增益：闭合	改变反馈阻抗、Av2 开环增益和补偿
功耗重构	S11/S13/S21/S23、S12/S22	Awake：前者闭合、后者断开	Sleep：前者断开、后者闭合	关闭前两级但保持直流工作点

3. 与传统固定 Rf TIA 的差异

固定反馈电阻的 TIA 很难同时覆盖 PIN-PD 的小电流灵敏度、APD 的大电流动态范围、双极性 PD 耦合和八通道功耗。本文把四个问题分开处理：

通过 RF1/RF2/CF 和 Av2 可选负载处理增益与稳定性；
通过 MP32/MN32 尺寸处理正、负脉冲宽度对称；
通过 CLC 处理过载；
通过 Awake/Sleep 和输出 MUX 时序处理八通道功耗与切换毛刺。

性能与证据

项目	判断
工艺	180
验证方式	Simulation only
高/低 TIA 增益	正文给出 91 / 73.6 dBΩ；Fig. 2 电阻标注见下文口径说明
后仿真带宽	180 MHz
输入参考噪声	高/低增益分别为 2.1 / 3.3 pA/sqrt(Hz)
差分输出摆幅	1 Vpp,diff，50 Ω 输出条件
通道切换时间	约 10 ns
关键性能	多通道、双极性输入、可选通道省功耗
证据等级	仿真或后仿，证据等级中等
参考程度	补充

原文摘要证据：This paper presents a low-power multimode eight- channel analog front-end (AFE) circuit for direct time-of-flight (dToF) LiDAR applications. The proposed AFE features rich programmability in: a) Two operation modes, parallel mode and selectable mode to save power; b) Two coupling modes, anode and cathode coupling with photodiodes (PDs); c) Two gain modes, high-gain mode for PIN-PD and low-gain mode for APD. Correspondingly, several circuit design techniques have been proposed to support the programmability including: a) Reconfigurable TIA with awake/sleep state and high/low gain mode switching; b) Symmetrical pulse width control to match the pulse width of anode and cathode coupling and input over load protection; 3) Glitch reduction for channel switchover in selectable mode. Designed in 0.18-µm CMOS technology, the AFE achieves bandwidth of 180 MHz, transimpedance √ gain of 100 dBΩ, input-referred noise current of 2.1 pA/ Hz and out...

与 SOTA 对比

比较重点：优先比较相同输入电容、相同带宽定义和相同输出负载下的增益、噪声、线性度与功耗。
本文优势：多模式重构TIA+睡眠/唤醒减少多通道功耗
主要限制：输入电流范围偏大，不适合直接作为小电流目标
口径提醒：会议论文中仿真值、后仿值和芯片实测值不可直接混排；未在正文报告的指标不作推算排名。

NS-RAM / CIM 适配判断

适合列级或分组NS-RAM读出；可借鉴高/低增益与休眠策略，但LiDAR的大电流范围不能直接作为设计基准。

迁移到 NS-RAM 时仍需重新确定列线电容、最小/最大读电流、允许建立时间、输出摆幅和 ADC 满量程，并据此重算反馈元件与环路稳定性。

核心优势与局限

核心优势：在同一通道内联合重构跨阻、前向增益、频率补偿、功耗状态与通道时序；尤其适合需要兼容 PIN-PD/APD、阳极/阴极耦合及八选一低功耗扫描的 LiDAR AFE。

主要局限：全文为仿真/后仿，未公开完整 MOS 尺寸与 CLC 设计值；高增益下大输入仍会使输出饱和，CLC 的作用是限制过载和加快恢复，不是把 2 mA 变成线性输入范围。

结论：该文适合作为“多模式 CMOS TIA + 通道功耗管理 + 大信号保护”的系统级参考。若迁移到 NS-RAM/CIM 或其他阵列读出，必须按实际列线电容、电流范围、输出摆幅和 ADC 满量程重新设计反馈与保护阈值。

电路与公式推导

Fig. 2 可重构三级 TIA 电路 — Fig. 2 · 可重构三级 TIA：反馈网络、Av2 可选负载与 Awake/Sleep 旁路开关可直接对照下文分析。

1. 分流反馈如何完成电流-电压转换

把三级前向反相放大器抽象为 $V_{out}=-A(s)V_{in}$，输入节点写 KCL：

\[I_{in}=\frac{V_{in}-V_{out}}{Z_F(s)}+C_{in}\frac{dV_{in}}{dt}\]

忽略输入电容的低频表达式为：

\[V_{in}=\frac{I_{in}Z_F}{1+A},\qquad Z_T=\frac{V_{out}}{I_{in}}=-\frac{A Z_F}{1+A}\]

因此当 $|A|\gg1$ 时，$V_{in}$ 只在静态点附近小幅摆动，而 $V_{out}\approx-I_{in}Z_F$。负号表示论文定义的正输入电流会得到负向输出脉冲。

1. 三级 gm-gm 反相放大器

级别	主器件	图中支路电流	主要职责
Av1	MP11/MN11	7 mA	最大有效跨导、低输入参考噪声、驱动输入节点
Av2	MP21/MN21	1.5 mA	中间电压增益，并可通过附加负载改变开环增益
Av2 常驻负载	MP22/MN22	0.3 mA	自偏置、设定 Av2 输出电阻与极点
Av2 可选负载	MP23/MN23	0.5 mA	低增益时接入，降低 Av2 开环增益
Av3	MP31/MN31	0.5 mA	最后一级反相、驱动反馈网络
Av3 负载	MP32/MN32	0.2 mA	输出自偏置和正/负脉冲恢复平衡

对于一个 CMOS 反相器，Gate 电压增加 (\Delta V_g) 时，NMOS 下拉电流增加、PMOS 上拉电流减小，二者共同使 Drain 输出下降：

$$ \Delta I_{pull-down}\approx(g_{mn}+g_{mp})\Delta V_g $$

$$ \Delta V_{out}\approx-(g_{mn}+g_{mp})R_{out}\Delta V_g $$

“Drain 电压降低”不等于没有放大；它是负电压增益。输入的微小 Gate 电压改变供电电流，输出电阻再把电流变化转换成较大的反向电压变化。

2. Gate/Drain 的三种连接及有源负载

图中要区分三种连接，而不是把所有 MOS 都理解为栅漏短接：

连接方式	本文位置	作用
PMOS 与 NMOS Gate 共接	MP11/MN11、MP21/MN21、MP31/MN31	接收同一输入，形成互补跨导 (g_{mn}+g_{mp})
PMOS 与 NMOS Drain 共接	每一级反相器输出	上拉和下拉电流在同一节点汇合，形成推挽输出
同一 MOS Gate-Drain 短接	MP22/MN22、MP23/MN23、MP32/MN32	二极管连接，自偏置有源负载

二极管连接 MOS 在小信号下的动态电阻约为：

$$ r_{diode}\approx\frac{1}{g_m+g_{ds}} $$

互补对作为负载时，节点过高会加强 NMOS 下拉，节点过低会加强 PMOS 上拉，因而自动建立中间工作点。相对于普通电阻，它节省大阻值片上面积、无需独立共模偏置、容易用开关并联实现增益重构，并提供双向大信号恢复；代价是非线性、PVT 敏感以及 MOS 热噪声/闪烁噪声。

对 Av2 而言，增益可近似看成驱动跨导和负载跨导之比：

$$ A_{v2}\approx-\frac{g_{mp21}+g_{mn21}}{g_{mp22}+g_{mn22}+g_{ds,load}} $$

低增益时增加 MP23/MN23 后，负载电导增大、(R_{out2}) 降低、开环增益下降，输出极点大致向高频移动：

$$ f_{p2}\approx\frac{1}{2\pi R_{out2}C_{N2}} $$

3. MOS 参数不是完全相同

所有器件来自相同 0.18 um CMOS 工艺，但不能认为它们具有相同 (W/L)、偏置电流、(g_m) 或输出电阻。第一极承载 7 mA，表明设计优先分配跨导和噪声预算；后级电流较小，因为其噪声已被前级增益衰减。PMOS 通常需要比 NMOS 更宽以补偿迁移率差异，但本文没有公开完整尺寸表，不能仅凭支路电流反推准确 (W/L)。论文明确说明 MP32/MN32 的宽长比经过优化，用于匹配双极性恢复电流。

4. 高/低增益不是只切换一个电阻

红色开关控制 S1、S24、S25。高增益时它们断开，低增益时它们闭合：

\[\text{高增益: }Z_F=R_{F1}=35\,\mathrm{k\Omega}\]

\[\text{低增益: }Z_F(s)=R_{F1}\parallel R_{F2}\parallel\frac{1}{sC_F}\]

低频时 $R_{F1}\parallel R_{F2}=3.6\,\mathrm{k\Omega}$。同时接入 MP23/MN23，降低 Av2 开环增益；$C_F$ 在高频降低反馈阻抗。三者共同重新安排环路增益、极点和相位裕度。

4. 高/低增益开关状态

模式	S1	S24/S25	反馈网络	Av2 负载	用途
高增益	断开	断开	仅 RF1，35 kOhm	仅 MP22/MN22	PIN-PD 小电流灵敏度
低增益	闭合	闭合	RF1 并联 RF2，CF 接入	MP22/MN22 加 MP23/MN23	APD 大输入电流与稳定性

(35,\mathrm{k\Omega}) 换算为 (90.9,\mathrm{dB\Omega})，与正文高增益 91 dBOhm 一致。图中低频等效 (3.6,\mathrm{k\Omega}) 直接换算为 (71.1,\mathrm{dB\Omega})，但正文写低增益 73.6 dBOhm；论文没有解释约 2.5 dB 差异，可能是仿真响应口径或原文笔误，应记录为未消除的口径差异。

5. Awake/Sleep 的直流保持原理

橙色开关采用互补控制：

状态	S11/S13/S21/S23	S12/S22	前向信号链	电流
Awake	闭合	断开	Av1 -> Av2 -> Av3	约 10 mA
Sleep	断开	闭合	旁路 Av1、Av2，仅 Av3 保持闭环	约 1.5 mA

S11/S13 是 Av1 的上下电源开关；S12 把 Av1 的输入和输出旁路。S21/S23 与 S22 对 Av2 扮演同样角色。Sleep 时的路径近似为：

Iin_TIA -> S12 -> S22 -> Av3 -> Vout_TIA -> RF -> Iin_TIA

这不是正常接收模式，而是直流保持模式。直接切断前两级会使内部节点漂移；通过旁路，Av3 仍能维持负反馈工作点，下一次 Awake 不必从电源轨重新建立全部偏置。

八通道选择模式下，逻辑上可写为：

$$ AWAKE[n]=PARALLEL\ \lor\ (SELECTABLE\land SELECT[n]) $$

$$ S11=S13=S21=S23=AWAKE,\qquad S12=S22=\overline{AWAKE} $$

因此一路 Awake、七路 Sleep 的 TIA 电流约为：

$$ 10+7\times1.5=20.5,\mathrm{mA} $$

相比八路全部 Awake 的 80 mA，约降低四倍。论文未公开数字控制寄存器或开关无重叠时序，不能从 Fig. 2 推断精确切换边沿。

6. 单个光脉冲的完整工作流程

以下使用论文定义：(I_{in}>0) 为流入 TIA 的正电流，最终产生负向 (V_{out,TIA})。

系统按 PD 类型选择高/低增益，并把目标通道设为 Awake。
在无信号时，三级总反相和 RF 建立自偏置直流工作点。
光电流到达时，部分电流首先给 PD 与输入寄生电容充放电：

$$ \frac{dV_{in}}{dt}\approx\frac{I_{in}-I_F}{C_{PD}+C_{MOS}+C_{par}} $$
Av1 将微小 Gate 电压变化转换为较大的漏极电流变化，N1 反向移动；Av2 再反相，N2 反向移动；Av3 第三次反相，输出得到负向脉冲。
输出移动后，RF 中形成反馈电流：

$$ I_F=\frac{V_{in}-V_{out}}{Z_F} $$
稳态时 (I_F\approx I_{in})，输入节点回到静态点附近，输出幅度承载电流信息。
脉冲结束后，反馈网络与 MP32/MN32 给各节点寄生电容恢复电荷；未选通道再进入 Sleep。

输入节点的瞬时电压方向会受到 PD 电容、反馈延迟和大信号饱和共同影响，不能把“正输入必然让 Vin 上升”当作所有瞬态条件下的普适结论；论文的可靠极性结论是 (I_{in}>0) 对应负向 (V_{out,TIA})。

讨论问答

左列保留论文电路的基础讲解，右列放置对应原图和讨论中继续追问得到的解释。两列共用页面滚动位置，便于在阅读基础原理时同步核对深入讨论。

Fig. 2：可重构反馈网络

Fig. 2 的高、低增益切换同时改变反馈阻抗、Av2 开环增益和频率补偿，而不是只切换一个电阻：

$$ \text{高增益：}\quad Z_F=R_{F1}=35,\mathrm{k\Omega} $$

$$ \text{低增益：}\quad Z_F(s)=R_{F1}\parallel R_{F2}\parallel\frac{1}{sC_F} $$

高增益时 S1、S24、S25 断开；低增益时三者闭合。低增益不仅把 $R_{F2}$ 与 $C_F$ 支路接入，还并入 MP23/MN23，降低 Av2 的开环增益并重新安排极点和相位裕度。

Fig. 2 · RF1、RF2、CF 反馈网络及红色增益模式开关。

问：Fig. 2 上方的 RF1 和 RF2 是有源电阻还是无源电阻？

答：按论文给出的原理图和电路模型，它们应理解为无源片上电阻。RF1、RF2 都使用标准电阻符号；论文把 MOS 明确画成 MPxx/MNxx，并直接称 RF1、RF2 为 feedback resistor。它们也没有 MOS 伪电阻所需的栅极或偏置端。

高增益时只有 $R_{F1}=35,\mathrm{k\Omega}$；低增益时 S1 闭合，使 $R_{F1}\parallel R_{F2}=3.6,\mathrm{k\Omega}$。由此可反推：

$$ R_{F2}\approx \frac{35,\mathrm{k\Omega}\times3.6,\mathrm{k\Omega}} {35,\mathrm{k\Omega}-3.6,\mathrm{k\Omega}} \approx4.0,\mathrm{k\Omega} $$

真正的有源部分是三级 CMOS 前向放大器和控制反馈支路的开关 S1；反馈环路整体是有源闭环系统，但这不改变 RF1、RF2 本身的无源属性。论文没有说明它们具体采用 poly、diffusion 还是其他电阻层，因此不能仅凭 Fig. 2 进一步判断物理材料。

Fig. 4：CLC 双向过载保护

CLC 接在 TIA 输入端，正常小信号时基本关闭；输入节点越过约 1.4 V 或 0.4 V 的边界后，对应旁路管导通：

$$ V_H\approx1.4,\mathrm V, \qquad V_L\approx0.4,\mathrm V $$

输入节点的电流关系可写为：

$$ I_{in}=I_{TIA}+I_{CLC}+C_{in}\frac{dV_{in}}{dt} $$

CLC 的目标不是提高正常小信号跨阻，而是限制进入 TIA 核心的过载电流和节点电压摆幅，避免放大器深度饱和。

Fig. 4 · 上下互补检测支路、旁路管和过载恢复波形。

问：CLC 指的是什么？

答：CLC 是 Current Limiting Circuit，即电流限制电路。它也可以理解成 TIA 输入端的双极性过载保护器：正常小信号时 $I_{CLC}\approx0$，过载时通过 MP2 或 MN2 分流多余电流，将真正进入 TIA 核心的电流限制在约 $500,\mathrm{\mu A}$。

Fig. 4 · R1/R2 设定检测阈值，MN2/MP2 承担主要旁路电流。

问：Fig. 4(a) 的外围限流电路具体怎样工作？

答：上下两组均由检测支路和大电流旁路管组成。R1/MN1 与 R2/MP1 检测输入节点偏移并建立控制电压，C1/C2 过滤检测节点的快速毛刺；MN2、MP2 是真正承担过载电流的旁路器件。按正文描述，$V_{in,TIA}>1.4,\mathrm V$ 时 MP2 支路动作，$V_{in,TIA}<0.4,\mathrm V$ 时 MN2 支路动作，使节点不再继续偏离正常约 0.9 V 的工作点。

以 $2,\mathrm{mA}$ 过载为例，约 $500,\mathrm{\mu A}$ 进入 TIA，约 $1.5,\mathrm{mA}$ 由 CLC 吸收：

$$ I_{CLC}\approx2,\mathrm{mA}-0.5,\mathrm{mA}=1.5,\mathrm{mA} $$

没有 CLC 时，多余电流会给 PD 寄生电容和 TIA 内部节点充放电，使节点冲向电源轨并让放大器深度饱和。CLC 限制 $|\Delta V_{in}|$，从而减少需要恢复的电荷 $\Delta Q=C_{in}\Delta V_{in}$，所以脉冲结束后能更快回到静态点。这是软钳位而非理想硬限幅；超过约 $500,\mathrm{\mu A}$ 后，TIA 不再线性表示完整输入电流。Fig. 4 图注写 $V_{out,TIA}$、纵轴写 $V_{in,TIA}$，两者存在标注不一致，阈值判断应以正文的 $V_{in,TIA}$ 为准。

Fig. 5：单端转差分 VGA 输出链

TIA 的单端输出分成两路：一路先经过单位增益反相器 A0，另一路直接进入相同的 VGA cell。若 A0 的增益约为 $-1$，VGA 的增益为 $-G$，则：

$$ v_{OP}\approx+Gv_{out,TIA}, \qquad v_{ON}\approx-Gv_{out,TIA} $$

因此差分输出约为 $v_{OP}-v_{ON}=2Gv_{out,TIA}$。后面的两个 Buffer 隔离 VGA 的高阻节点，并向 50 Ohm 负载提供充放电电流。

Fig. 5(a) · A0、两个 VGA cell 和两个 50 Ohm 输出 Buffer。

问：Fig. 5(a) 设计的目的和工作原理是什么？

答：它完成三件事：把 TIA 单端输出转换为差分信号、提供可调电压增益、驱动 50 Ohm 负载。A0 先产生一个反相副本，两只相同且同样反相的 VGA 分别处理原信号和反相信号，于是得到幅度接近、方向相反的 VOP/VON；末级 Buffer 提供输出电流，避免重负载直接降低 VGA 增益和带宽。

这是一种伪差分转换，并非带完整共模反馈的全差分放大器，因此 A0、两只 VGA 和两个 Buffer 的失配会形成幅度、相位及输出共模误差。

Fig. 5(b) · MP1/MN1 主反相器、MP2/MN2 自偏置负载与可旁路 R1。

问：Fig. 5(b) 的目的是什么，为什么 R1 能改变增益？

答：MP1/MN1 构成偏置在翻转区附近的 CMOS 反相放大器；输入上升时 NMOS 下拉增强、PMOS 上拉减弱，输出下降，其小信号增益近似为：

$$ A_v\approx-(g_{mn,eff}+g_{mp,eff})R_{out} $$

MP1、MN1 的源极串联 R1 后产生局部负反馈。电流增加会增大 R1 压降，并改变源极电压来抵消部分 $V_{GS}$/$V_{SG}$ 变化，因此：

$$ g_{m,eff}\approx\frac{g_m}{1+g_mR_1} $$

S1 断开时 R1 接入，增益降低但线性度和输入范围改善；S1 闭合时 R1 被旁路，有效跨导和增益提高。图中两档 $9.4,\mathrm{dB}$ 与 $5.7,\mathrm{dB}$ 分别约为 $2.95,\mathrm{V/V}$ 与 $1.93,\mathrm{V/V}$。MP2/MN2 是自偏置负载，帮助建立输出静态点并参与设定输出电阻、增益和极点。

论文正文关于“high gain mode 下增益从 9.4 dB 降到 5.7 dB”的句子与 Fig. 5(b) 的开关关系存在模式命名歧义；从电路本身可以确定的是，旁路 R1 会减弱源极负反馈，接入 R1 会增强源极负反馈。

Fig. 3 与 Fig. 6 逐图精读

Fig. 3 双极性大信号路径和脉宽仿真 — Fig. 3 · 大信号分流路径与正、负脉冲恢复对比，可对照 MP31、MN31、MP32、MN32 的作用。

Fig. 3：双极性大信号与脉宽对称

Fig. 3(a) 解释大电流时的分流与饱和路径。输入电流分为经 RF 的 (I_{disch}) 和给 PD 寄生电容充放电的 (I_{ch})。正输入电流足够大时，(V_{out,TIA}) 向负方向饱和，MP31 与 MN32 关断，RF 中有效放电能力由 MN31 与 MP32 的电流差决定。反向输入时由互补器件承担相反过程。

Fig. 3(b) 中虚线为优化前、实线为优化后；作者通过优化 MP32/MN32 宽长比，使两个方向的有效恢复电流接近。这样阳极/阴极耦合得到的红、蓝输出脉冲宽度更对称，后端可采用统一判定逻辑。

Fig. 6 八通道切换逻辑与输出毛刺对比 — Fig. 6 · 八选一切换时序与毛刺对比，重点对照“先唤醒、后接输出”的延迟策略。

Fig. 6：八选一切换的毛刺抑制

Fig. 6(a) 将通道控制拆成两件事：SWn_TIA/SWm_TIA 改变通道 TIA 的 Awake/Sleep，SWn/SWm 控制 8:1 MUX 是否把该通道连接到公共 VGA/Buffer。

传统方法同时关闭旧 TIA、断开旧 MUX、唤醒新 TIA、接通新 MUX；新 TIA 尚未恢复直流点就被接到输出，会产生大毛刺。本文的时序是：先让 CHm 的 TIA Awake，断开 CHn 的 MUX，等待新通道稳定后再接通 CHm 的 MUX。也就是新通道“先唤醒、后接输出”，并采用 MUX 的先断后合。

Fig. 6(c) 显示，未使用延迟时的差分输出毛刺约 900 mV；加入延迟后约 40 mV，系统约 10 ns 稳定。该图解决的是切换误判，不是提高 TIA 小信号增益。

原文

原文保存在私人 Obsidian 中，未公开上传。